Vstupný delič osciloskopu


       Vstupný delič  -  slúži na prispôsobenie úrovne vstupného signálu citlivosti zosilňovačov osciloskopu. Je riešený ako kompenzovaný odporový delič napätia.

Vstupný kompenzovaný delič

  a) Kompenzovaný odporový delič,     b) tvar pravouhlého signálu na výstupe


       Kompenzácia je potrebná preto, lebo vstup zosilňovača osciloskopu má parazitnú kapacitu  CP a s rezistormi R1,  R2  deliča tvorí integračný článok a ten potláča signály s vysokými frekvenciami. Tento pokles amplitúdy vieme vykompenzovať zapojením kapacity  CK.  Veľkosť tejto kapacity nemôže byť ľubovoľná.  Musí platiť rovnosť časových konštánt :

R1.CK = R2.CP

Vo všeobecnosti môžu nastáť tri prípady :

 ak je    R1.CK < R2.CP   - ide o podkompenzovaný delič
ak je    R1.CK = R2.CP   - ide o vykompenzovaný delič
ak je    R1.CK > R2.CP   - ide o prekompenzovaný delič

       Nastavenie kompenzácie sa robí vždy signálom pravouhlého tvaru, s frekvenciou niekoľko kHz.  Na vstupný delič je pripojený vo vertikálnej vetne vstupný zosilňovač osciloskopu  a v horizontálnej vetve obvody synchronizácie časovej základne.




!!!   Použitie obsahu stránok alebo ich častí na "kvaziautorské" a komerčné účely je v rozpore s autorskými právami a je možné len so súhlasom autora   !!!

Spracoval :  Ing. Alexander Žatkovič
Prípadné pripomienky alebo otázky zasielajte na adresu