Statická pamäť RAM

Jedna z možných štruktúr statickej bunky pamäte RAM realizovanej technológiou NMOS je na obr.6. Statická bunka NMOS RAM je tvorená párom krížovo prepojených invertorov a ďalšími dvoma NMOS tranzistormi použitými na prístup k bunke na účely zápisu dátového bitu alebo vyčítanie tohto pamätaného bitu, to zabezpečujú prístupové tranzistory. Obidva prístupové tranzistory pracujú obojsmerne a smer prenosu dát je vybratý trojstavovým ovládaním zapisovacieho zosilňovača. Časový diagram čítania zo statickej RAM je na obr.7 a zápisu do nej na obr.8.

a - doba čítacieho cyklu b - adresová prístupová doba t c - chip select prístupová doba t d - doba platného výstupu      po adrese e - doba zablokovania výstupu       po chip-selecte

a- doba zapisovacieho cyklu b - šírka zapisovacieho impulzu c - nastavenie adries pred zápisom d - nastavenie dát pred zápisom      (koncom zápisu) e - nastavenie chip-selectu pred      zápisom (koncom zápisu) f - pridŕžanie adries po zápise g - pridŕžanie dát po zápise h - zablokovanie výstupu po      chip-selecte

Príklady statickej RAM:
TMM 2088P 8K x 8 bit t ac = 35 ns
TC 55 257 AP 32K x 8 bit t ac 100 ns
TLH: SRAM D: 43100 128K x 8 bit

Dynamická pamäť RAM

Štruktúra dynamickej bunky pamäte RAM je v obr.9.
V tomto obrázku bola 4-tranzistorová statická pamäťová bunka nahradená v dynamickej bunke kapacitou voči zemi. Ďalej bola táto bunka zredukovaná tým, že sa použije iba jeden prístupový tranzistor. Z dôvodu zmenšenia plochy bunky kapacita tohto typu pamäte bola zväčšená minimálne 4-krát na danú plochu čipu. Potom ak sa má zachovať únosný počet vývodov na puzdre takého IO, je potrebné použiť napr. spôsob multiplexného adresovania: najprv sa na adresové vodiče privedie adresa riadku, ktorá sa zapíše do registrov (latchov) pre riadok, potom nasleduje na tých istých adresových vodičoch adresa stĺpca, ktorá sa zapíše do príslušných registrov pre stĺpec. Keď majú byť dáta pamätané na dobu dlhšiu ako niekoľko µs, náboj pamätaný v každej bunke musí byť obnovovaný v pravidelných intervaloch. Táto obnovovacia činnosť sa vykonáva po riadkoch buniek. Počas obnovovacieho cyklu výstupy čítacích invertujúcich zosilňovačov sú vedené naspäť do dátových vodičov. Zosilňovače pracujú v trojstavovom režime.
Zápis a čítanie v pamäťovej bunke na obr.9 je nasledovný : Zápis- na vodič X-W privedieme aktívnu úroveň, čím sa otvorí tranzistor T₃. Na vodič Y-W privedieme zapisovanú informáciu a tá sa cez T₃ uloží do C_p. Čítanie- na vodič X-R sa privedie aktívna úroveň, čím sa otvorí tranzistor T₂ a stav T₁ ovplyvní vodič Y-R. Ak je C_p nabitý T₁ je otvorený, potom cez otvorený T₂ a T₁ je vodič Y-R na nulovom potenciáli, čomu zodpovedá log."0". Ak je C_p vybitý T₁ je zatvorený a cez otvorený T₂ sa pripojí na vodič Y-R. Takýto stav zodpovedá log."1".
Bloková schéma úplného pamäťového obvodu je blokovo zobrazená na obr.10.